

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-223833

(43)Date of publication of application : 21.08.1998

(51)Int.Cl. H01L 25/065  
H01L 25/07  
H01L 25/18

(21)Application number : 09-305784

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 07.11.1997

(72)Inventor : HAYASAKA NOBUO  
OKUMURA KATSUYA  
SASAKI KEIICHI

(30)Priority


Priority number : 08321931 Priority date : 02.12.1996 Priority country : JP

## (54) MULTI-CHIP SEMICONDUCTOR DEVICE CHIP FOR MULTI-CHIP SEMICONDUCTOR DEVICE AND ITS FORMATION

(57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a multi-chip semiconductor device whose device area is small, whose constitution is simple and whose thickness is thin by providing a connection plug formed of metal in a through hole passing through a semiconductor substrate and an inter-layer insulating film and electrically connecting one chip with the other chip through the connection plug.

**SOLUTION:** A metal plug 4 is formed on the outer side of an element forming area and the insulating films 5 are provided between the metal plug 4 and the silicon substrate 1/the first inter-layer insulating film so as to constitute the connection plug. The metal plug 4 of the chip 11 is electrically connected to the pad 6 provided for the multilayer wiring layer 3 of the chip 12 through a solder bump 8. The chip 11 is electrically connected to the chip 12. The metal plug 4 of the chip 12 is electrically connected to the pad 6 provided for the multilayer wiring layer 3 of the chip 13 through the solder bump 8. Thus, the chips 11, 12 and 13 are electrically connected. Since the chips 11, 12 and 13 are stacked, the device area is prevented from increasing.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

**Japanese Publication for Unexamined Patent Application**

**No. 223833/1998 (Tokukaihei 10-223833)**

A. Relevance of the Above-identified Document

This document has relevance to claims 1 and 10 of the present application.

B. Translation of the Relevant Passages of the Document

See the attached English Abstract.

[DESCRIPTION OF THE EMBODIMENTS]

...

[0061] [Fourth Embodiment]

Fig.4 and Fig.5 are cross sectional views illustrating how a chip, which relates to Fourth Embodiment of the present invention, for a multi-chip semiconductor apparatus is prepared.

[0062]

Firstly, as shown in Fig.4(a), a silicon substrate 10 is prepared. A device is provided on the silicon substrate 10, and a surface of the silicon substrate 10 is covered with a first interlayer insulating film 11. The first interlayer insulating film 11 is made of a material, which ensures an appropriate etching selection ratio with respect to SiO<sub>2</sub>, such as silicon.

[0063]

Secondly, as shown in Fig. 4(b), a mask pattern 12 made of  $\text{SiO}_2$  is formed on the first interlayer insulating film 11, the mask pattern 12 having  $1\mu\text{m}$  thickness. After that, via the mask pattern 12 used as a mask, and the first interlayer insulating film 11 and the silicon substrate 10 are etched by utilizing the RIE method with a fluorine gas used as an etching gas. Thereby forming a hole 13, which penetrates the first interlayer insulating film 11 but not the silicon substrate 10. After that, it is preferable to carry out an annealing treatment so as to recover the silicon substrate 10 from damages caused while the hole 13 is formed.

[0064]

A hole in the silicon substrate 10 is  $100\mu\text{m}$  in depth. The depth of the hole 13 is a total of (i) the depth of the hole in the silicon substrate 10 and (ii) thickness of the first interlayer insulating film 11. The hole 13 will be a through-hole in the end of the process steps.

[0065]

Alternatively, the hole 13 may be formed as follows: the silicon substrate 10 is etched by utilizing the RIE method so as to form a hole, after that, the first interlayer insulating film 11 is formed. Next, an etching is carried out, by utilizing the RIE method, to (i) the first interlayer

insulating film, or (ii) the first interlayer insulating film and the silicon substrate.

[0066]

In this case, the mask pattern for the first etching may be made of  $\text{SiO}_2$ , Al,  $\text{Al}_2\text{O}_3$ , or the like.

[0067]

Note that a method for forming the hole 13 (through-hole) is not be limited to the RIE method, but may be the optical etching method, the wet etching method, the supersonic machining method, the electric discharge machining method, or a combination of those methods. Note also that a combination of the optical etching method and the wet etching method is later explained.

[0068]

Next, as shown in Fig. 4(c), a double-layered insulating film 14 (first insulating film) made of  $\text{SiO}_2$  and  $\text{Si}_3\text{N}_4$  is formed on the silicon substrate by sequentially disposing a  $\text{SiO}_2$  film having 100nm thickness and a  $\text{Si}_3\text{N}_4$  film having 100nm thickness by way of the LPCVD method. Note that instead of the double-layered insulating film 14, a single-layered insulating film may be used.

[0069]

Then, as shown in Fig. 4(d), a metal film 15, which will serve as a metal plug, is formed in the entire upper

surface of the silicon substrate 10 to such a thickness that the metal film 15 brims over the hole 13.

[0070]

Note that the metal film 15 may be a W film, an MO film, an Ni Film, or a Ti film, or silicide films of these metals. Note also that the metal film 15 may be formed by carrying out, for example, the CVD method, the sputtering method, or the plating method.

[0071]


After that, as shown in Fig.5(e), a part of the metal film 15 and a part of the double-layered insulating film 14 is removed by utilizing the CMP method and the etch-back method or the like until the surface of the first interlayer insulating film 11 is exposed.

[0072]

As the result, a structure that the hole 13 is filled with the metal film (metal plug) 15 is made. The structure can be realized by carrying out other methods described later.

...

[Figure 4]



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-223833

(43) 公開日 平成10年(1998) 8月21日

(51) Int.Cl.<sup>6</sup>

H 0 1 L 25/065  
25/07  
25/18

識別記号

F I

H 0 1 L 25/08

B

審査請求 未請求 請求項の数12 O L (全 19 頁)

(21) 出願番号 特願平9-305784

(22) 出願日 平成9年(1997)11月7日

(31) 優先権主張番号 特願平8-321931

(32) 優先日 平8(1996)12月2日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 早坂 伸夫

神奈川県横浜市磯子区新杉田町8番地 株  
式会社東芝横浜事業所内

(72) 発明者 奥村 勝弥

神奈川県横浜市磯子区新杉田町8番地 株  
式会社東芝横浜事業所内

(72) 発明者 佐々木 圭一

神奈川県横浜市磯子区新杉田町8番地 株  
式会社東芝横浜事業所内


(74) 代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】 マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法

(57) 【要約】

【課題】 装置の平面面積が小さく、構造が単純で、かつ厚さが薄いマルチチップ半導体装置を実現すること。

【解決手段】 素子が集積形成されたシリコン基板2を有するチップ1<sub>1</sub>、1<sub>2</sub>、1<sub>3</sub>が積層されたマルチチップ半導体装置において、各チップ1<sub>1</sub>、1<sub>2</sub>、1<sub>3</sub>は、それぞれ、シリコン基板2を貫通する貫通孔内に金属プラグ4が形成された構造を有し、かつこの金属プラグ4を介してチップ間の電気的接続がとられている。





(2)

1

## 【特許請求の範囲】

【請求項 1】表面に素子が集積形成され半導体基板と、この半導体基板表面上に形成された層間絶縁膜とを有するチップを複数積層してなるマルチチップ半導体装置において、

少なくとも 1 つのチップは、その半導体基板および層間絶縁膜を貫通する貫通孔内に、金属からなる接続プラグが形成された構造を有し、かつこの接続プラグを有する少なくとも 1 つのチップは、前記接続プラグを介して他のチップと電気的に接続されていることを特徴とするマルチチップ半導体装置。

【請求項 2】前記接続プラグを有するチップは、該チップの直上および直下のチップの少なくとも一方のチップに対して、接続部材、または接続部材および実装部材を介して、電気的に接続されていることを特徴とする請求項 1 に記載のマルチチップ半導体装置。

【請求項 3】表面に素子が集積形成された半導体基板と、この半導体基板表面上に形成された層間絶縁膜と、この層間絶縁膜および前記半導体基板を貫通する貫通孔内に形成され、他のチップと電気的に接続するための金属からなる接続プラグとを具備してなることを特徴とするマルチチップ半導体装置用チップ。

【請求項 4】前記接続プラグは、前記貫通孔内に設けられた金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜とから構成されていることを特徴とする請求項 3 に記載のマルチチップ半導体装置用チップ。

【請求項 5】前記接続プラグは、前記貫通孔内に設けられ、中空部を有する金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜と、前記中空部内に設けられ、前記半導体基板との熱膨脹係数の差が、前記金属プラグよりも小さい低ストレス膜とから構成されていることを特徴とする請求項 3 に記載のマルチチップ半導体装置用チップ。

【請求項 6】前記接続プラグは、前記貫通孔の前記半導体基板表面側の途中の深さまで設けられた金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜と、前記金属プラグ上に設けられ、前記貫通孔を充填するキャップ膜とから構成されていることを特徴とする請求項 3 に記載のマルチチップ半導体装置用チップ。

【請求項 7】前記接続プラグは、前記貫通孔の前記半導体基板表面側の途中の深さまで設けられた金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜とから構成され、前記貫通孔の未充填部分に、他のチップと電気的に接続するための接続部材が設けられることを特徴とする請求項 3 に記載のマルチチップ半導体装置用チップ。

【請求項 8】半導体基板表面に素子を集積形成する工程

2

と、

前記半導体基板表面上に層間絶縁膜を形成する工程と、この層間絶縁膜および前記半導体基板をエッチングし、前記層間絶縁膜を貫通し、かつ前記半導体基板を貫通しない孔を形成する工程と、

この孔の側壁および底部に、該孔を充填しない厚さの絶縁膜を形成する工程と、

前記絶縁膜で被覆された前記孔内に金属プラグとしての金属を充填する工程と、

10 前記半導体基板裏面から、前記半導体基板および前記絶縁膜を後退させて、前記孔の底部の前記金属プラグを露出させる工程とを有することを特徴とするマルチチップ半導体装置用チップの形成方法。

【請求項 9】半導体基板表面に素子を集積形成する工程と、

前記半導体基板表面上に層間絶縁膜を形成する工程と、この層間絶縁膜および前記半導体基板をエッチングし、前記層間絶縁膜を貫通し、かつ前記半導体基板を貫通しない孔を形成する工程と、

20 この孔の側壁および底部に、該孔を充填しない厚さの第 1 の絶縁膜を形成する工程と、

前記孔内を前記第 1 の絶縁膜よりもエッチング速度の速い第 2 の絶縁膜で充填する工程と、

前記層間絶縁膜に接続孔を形成し、この接続孔を介して前記素子と接続する配線層を形成する工程と、

前記半導体基板裏面から、前記半導体基板および前記第 1 の絶縁膜を後退させて、前記孔の底部の前記第 2 の絶縁膜を露出させる工程と、

30 前記孔内の前記第 2 の絶縁膜を選択的にエッチング除去した後、前記第 1 の絶縁膜で被覆された前記孔内に金属プラグとしての金属を充填する工程とを有することを特徴とするマルチチップ半導体装置用チップの形成方法。

【請求項 10】半導体基板表面に素子を集積形成する工程と、

前記半導体基板表面上に層間絶縁膜を形成する工程と、この層間絶縁膜および前記半導体基板をエッチングし、前記層間絶縁膜を貫通し、かつ前記半導体基板を貫通しない孔を形成する工程と、

40 この孔の側壁および底部に、該孔を充填しない厚さの第 1 の絶縁膜を形成する工程と、

前記第 1 の絶縁膜で被覆された前記孔内に金属プラグとしての金属を充填する工程と、

前記孔内の底部の前記第 1 の絶縁膜が露出するまで、前記半導体基板裏面から、前記半導体基板を後退させる工程と、

前記孔の底部の前記第 1 の絶縁膜より上の、前記孔の側壁の前記第 1 の絶縁膜が露出するまで、前記孔の底部側の前記半導体基板を選択的にエッチングする工程と、

50 前記孔の底部側の前記半導体基板裏面全面に第 2 の絶縁膜を形成する工程と、

(3)

3

前記孔の底部の前記金属プラグが露出するまで、前記第1および第2の絶縁膜を後退させて、前記孔の底部側の前記半導体基板裏面に、前記第2の絶縁膜を選択的に残置させる工程とを有することを特徴とするマルチチップ半導体装置用チップの形成方法。

【請求項11】前記孔の形成は、前記半導体基板上に形成する配線層のうち、最も融点の低い配線層を形成する前に行なうことを特徴とする請求項8、請求項9および請求項10のいずれかに記載のマルチチップ半導体装置用チップの形成方法。

【請求項12】前記半導体基板の後退は、該半導体基板をウェハから切り出した後に行なうことを特徴とする請求項8、請求項9および請求項10のいずれかに記載のマルチチップ半導体装置用チップの形成方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、複数のチップを用いた半導体装置であるマルチチップ半導体装置、ならびにマルチチップ半導体層用チップおよびその形成方法に関する。

【0002】

【従来の技術】近年、コンピューターや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、半導体基板上に集積化して形成した大規模集積回路（チップ）が多用されている。このため、機器全体の性能は、チップ単体の性能と大きく結び付いている。

【0003】一方、複数のチップを用いて、機器全体の性能を図ったいわゆるマルチチップ半導体装置も提案されている。図25～図27に、従来のマルチチップ半導体装置の断面図を示す。

【0004】図25は、例えば、積層の配線基板81上に複数のチップ82を平面配置するタイプのマルチチップ半導体装置を示している。なお、図中、83は半田バンプを示している。また、図26は、表面を向かい合わせ（Face to Face）にしてチップ同士を接続するタイプのマルチチップ半導体装置を示している。また、図27は、複数のチップ82を積層板84を用いて積層配置するタイプのマルチチップ半導体装置を示している。

【0005】

【発明が解決しようとする課題】しかしながら、これらの従来のマルチチップ半導体装置には、以下のような問題がある。

【0006】すなわち、図25の従来のマルチチップ半導体装置は、複数のチップ82を平面配置するため、装置の平面面積が大きいという問題がある。

【0007】また、図26の従来のマルチチップ半導体装置は、複数のチップ82を積層するため、装置の平面面積が大きくなるという問題はないが、積層枚数が2枚

4

に限定されるという問題がある。また、それぞれのチップを電気的にテストすることが困難である。

【0008】また、図27の従来のマルチチップ半導体装置は、複数のチップ82を積層できるので、装置の平面面積が大きくなる問題や、積層枚数が2枚に限定されるという問題はないが、チップ間に積層板84を設ける必要があるため、構造が複雑になったり、コストや厚さが増大したりする。

【0009】本発明は、上記事情を考慮してなされたもので、その目的とするところは、装置の平面面積が小さく、構造が単純で、かつ厚さが薄いマルチチップ半導体装置を提供することにある。また、本発明の他の目的は、このようなマルチチップ半導体装置の実現を可能とするマルチチップ半導体装置用チップおよびその形成方法を提供することにある。

【0010】

【課題を解決するための手段】

【構成】上記目的を達成するために、本発明に係るマルチチップ半導体装置（請求項1）は、表面に素子が集積形成された半導体基板と、この半導体基板表面上に形成された層間絶縁膜とを有するチップを複数積層してなるマルチチップ半導体装置において、少なくとも1つのチップが、その半導体基板および層間絶縁膜を貫通する貫通孔内に金属からなる接続プラグが形成された構造を有し、かつこの接続プラグを有する少なくとも1つのチップが、前記接続プラグを介して他のチップと電気的に接続されていることを特徴とする。

【0011】上記層間絶縁膜は、素子を覆う第1層目の層間絶縁膜である。

【0012】また、本発明に係る他のマルチチップ半導体装置（請求項2）は、上記マルチチップ装置（請求項1）において、前記接続プラグを有するチップが、該チップの直上および直下のチップの少なくとも一方のチップに対して、接続部材、または接続部材および実装部材を介して、電気的に接続されていることを特徴とする。

【0013】接続部材は例えば金属バンプであり、また実装部材は例えば配線基板またはTABテープである。

【0014】また、本発明に係る他のマルチチップ半導体装置（請求項3）は、表面に素子が集積形成された半導体基板と、この半導体基板表面上に形成された層間絶縁膜と、この層間絶縁膜および前記半導体基板を貫通する貫通孔内に形成され、他のチップと電気的に接続するための金属からなる接続プラグとを備えていることを特徴とする。

【0015】また、本発明に係る他のマルチチップ半導体装置（請求項4）は、上記マルチチップ半導体装置用チップ（請求項3）において、前記接続プラグが、前記貫通孔内に設けられた金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜とから構成されていることを特徴とする。

(4)

5

【0016】また、本発明に係る他のマルチチップ半導体装置用チップ（請求項5）は、上記マルチチップ半導体装置用チップ（請求項3）において、前記接続プラグが、前記貫通孔内に設けられ、中空部を有する金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜と、前記中空部内に設けられ、前記半導体基板との熱膨張係数の差が、前記金属プラグよりも小さい低ストレス膜とから構成されていることを特徴とする。

【0017】本発明に係るマルチチップ半導体装置用チップ（請求項6）は、上記マルチチップ半導体装置用チップ（請求項3）において、前記接続プラグが、前記貫通孔の前記半導体基板の表面側の途中の深さまで設けられた金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜と、前記金属プラグ上に設けられ、前記貫通孔を充填するキャップ膜とから構成されていることを特徴とする。

【0018】また、本発明に係る他のマルチチップ半導体装置用チップ（請求項7）は、上記マルチチップ半導体装置用チップ（請求項3）において、前記接続プラグが、前記貫通孔の前記半導体基板の裏面側の途中の深さまで設けられた金属プラグと、この金属プラグと前記貫通孔の側壁との間に設けられた絶縁膜とから構成され、前記貫通孔の未充填部分に、他のチップと電気的に接続するための接続部材が設けられることを特徴とする。

【0019】ここで、前記接続部材が設けられた側の前記半導体基板の裏面は、前記接続部材の部分を除いて絶縁膜で覆われていることが好ましい。

【0020】また、本発明に係るマルチチップ半導体装置用チップの形成方法（請求項8）は、半導体基板表面上に素子を集積形成する工程と、前記半導体基板表面上に層間絶縁膜を形成する工程と、この層間絶縁膜および前記半導体基板をエッチングし、前記層間絶縁膜を貫通し、かつ前記半導体基板を貫通しない孔を形成する工程と、この孔の側壁および底部に、該孔を充填しない厚さの絶縁膜を形成する工程と、前記絶縁膜で被覆された前記孔内に金属プラグとしての金属を充填する工程と、前記半導体基板裏面から、前記半導体基板および前記絶縁膜を後退させて、前記孔の底部の前記金属プラグを露出させる工程とを有することを特徴とする。また、本発明に係る他のマルチチップ半導体装置用チップの形成方法（請求項9）は、半導体基板表面上に素子を集積形成する工程と、前記半導体基板表面上に層間絶縁膜を形成する工程と、この層間絶縁膜および前記半導体基板をエッチングし、前記層間絶縁膜を貫通し、かつ前記半導体基板を貫通しない孔を形成する工程と、この孔の側壁および底部に、該孔を充填しない厚さの第1の絶縁膜を形成する工程と、前記孔内を前記第1の絶縁膜よりもエッチング速度の速い第2の絶縁膜で充填する工程と、前記層間絶縁膜に接続孔を形成し、この接続孔を介して前記素子

6

と接続する配線層を形成する工程と、前記半導体基板裏面から、前記半導体基板および前記第1の絶縁膜を後退させて、前記孔の底部の前記第2の絶縁膜を露出させる工程と、前記孔内の前記第2の絶縁膜を選択的にエッチング除去した後、前記第1の絶縁膜で被覆された前記孔内に金属プラグとしての金属を充填する工程とを有することを特徴とする。

【0021】また、本発明に係る他のマルチチップ半導体装置用チップの形成方法（請求項10）は、半導体基板表面上に素子を集積形成する工程と、前記半導体基板表面上に層間絶縁膜を形成する工程と、この層間絶縁膜および前記半導体基板をエッチングし、前記層間絶縁膜を貫通し、かつ前記半導体基板を貫通しない孔を形成する工程と、この孔の側壁および底部に、該孔を充填しない厚さの第1の絶縁膜を形成する工程と、前記第1の絶縁膜で被覆された前記孔内に金属プラグとしての金属を充填する工程と、前記孔内の底部の前記第1の絶縁膜が露出するまで、前記半導体基板裏面から、前記半導体基板を後退させる工程と、前記孔の底部の前記第1の絶縁膜より上の、前記孔の側壁の前記第1の絶縁膜が露出するまで、前記孔の底部側の前記半導体基板を選択的にエッチングする工程と、前記孔の底部側の前記半導体基板裏面全面に第2の絶縁膜を形成する工程と、前記孔の底部の前記金属プラグが露出するまで、前記第1および第2の絶縁膜を後退させて、前記孔の底部側の前記半導体基板裏面に、前記第2の絶縁膜を選択的に残置させる工程とを有することを特徴とする。

【0022】また、本発明に係る他のマルチチップ半導体装置用チップの形成方法（請求項11）は、上記マルチチップ半導体装置用チップの形成方法（請求項8～10）において、前記孔の形成を、前記半導体基板上に形成する配線のうち、最も融点の低い配線を形成する前に行なうことを特徴とする。

【0023】また、本発明に係る他のマルチチップ半導体装置用チップの形成方法（請求項12）は、上記マルチチップ半導体装置用チップの形成方法（請求項9～10）において、前記半導体基板の後退を、該半導体基板をウェハから切り出した後に行なうことを特徴とする。

【0024】〔作用〕本発明（請求項1, 2）によれば、複数のチップを積層しているため、複数のチップを平面位置する従来のマルチチップ半導体装置とは異なり、装置の平面面積が増大するという問題はない。

【0025】また、本発明によれば、半導体基板および層間絶縁膜を貫通する貫通孔内に形成された金属からなる接続プラグにより、チップ同士を接続しているため、Face to Faceによりチップ同士を接続する従来のマルチチップ半導体装置とは異なり、チップの積層枚数が2枚に限定されるという問題はない。

【0026】さらに、チップ同士の接続に積層板を用いていないため、積層板によりチップ同士を接続する従来

(5)

7

のマルチチップ半導体装置とは異なり、構造が複雑になったり、厚みが増大するという問題はない。

【0027】したがって、本発明によれば、装置の平面面積が小さく、構造が単純で、かつ厚さが薄いマルチチップ半導体装置を実現できるようになる。

【0028】また、本発明（請求項3～7）のマルチチップ半導体装置用チップは、半導体基板および層間絶縁膜を貫通する貫通孔内に形成され、他のチップと電氣的に接続するための金属からなる接続プラグを有している。

【0029】したがって、このようなマルチチップ半導体装置用チップを用いたマルチチップ半導体装置は、本発明（請求項1，2）と同じ作用により、装置の平面面積が小さく、構造が単純で、かつ厚さが薄いものとなる。

【0030】また、上記本発明（請求項1～7）において、接続プラグは、チップの放熱を促進するという効果がある。また、チップ裏面から接続プラグに検査プローブをあてることにより装置またはチップの検査を行なうことができる。

【0031】また、本発明（請求項8）では、半導体基板および層間絶縁膜を貫通する貫通孔を直接開孔することとはしない。何故なら、半導体基板は一般に厚く、貫通孔を直接開孔することは困難であるからである。

【0032】すなわち、本発明では、まず、層間絶縁膜は貫通するが半導体基板は貫通しない孔を形成し、次にこの孔内に絶縁膜を介して接続プラグとしての金属膜を形成する。

【0033】このような工程の後、本発明では、孔が形成された表面と反対側の表面から、半導体基板および絶縁膜を後退させて、孔の底部側の金属膜を露出させることにより、貫通孔を形成する。したがって、本発明によれば、もとの半導体基板の厚くても、貫通孔を容易に形成できるようになる。

【0034】また、本発明（請求項9）では、孔内を第1の絶縁膜よりもエッチング速度の速い第2の絶縁膜で充填した状態で、層間絶縁膜に接続孔を形成し、この接続孔を介して素子と接続する配線層を形成し、その後第2の絶縁膜を選択的にエッチング除去して孔内に金属膜を形成する。このため、金属膜は、配線層を形成する際の高温の工程の影響を受けずに済む。

【0035】これにより、金属膜の構成元素が半導体基板に拡散することによるチップの特性劣化を防止することができる。また、金属膜の構成元素の拡散を防止するためにバリア膜などの拡散防止構造を形成する場合とは異なり、プロセスが複雑化になることも無い。

【0036】また、本発明（請求項10）によれば、貫通孔を容易に形成できるとともに、孔の底部側の半導体基板の露出面を第2の絶縁膜により容易に被覆できるようになる。

8

【0037】また、半導体基板の後退は、本発明（請求項12）のように、半導体基板をウェハから切り出した後に行なうことが好ましい。何故なら、ウェハは一般に大きく、機械的強度が弱いので、研磨やエッチングにより均一に後退を行なうのが困難であるからである。

【0038】

【発明の実施の形態】以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。

【0039】（第1の実施形態）図1は、本発明の第1の実施形態に係るマルチチップ半導体装置の断面図である。

【0040】このマルチチップ半導体装置は、3つのチップ11，12，13が積層された構成となっている。各チップ11，12，13は、それぞれ、大きく分けて、表面に素子が集積形成されたシリコン基板2と、集積形成された素子を所定の関係に接続するための多層配線層3と、この多層配線層3の第1の層間絶縁膜およびシリコン基板1を貫通する貫通孔内に形成され、チップ同士を電氣的に接続するための接続プラグ（金属プラグ4、絶縁膜5）とから構成されている。

【0041】多層配線層3は、素子を覆う第1の層間絶縁膜と、この第1の層間絶縁膜に形成されたコンタクトホール（第1の接続孔）を介して素子に接続する第1の配線層と、第1の層間絶縁膜上に形成され、第1の配線層を覆う第2の層間絶縁膜と、この第2の層間絶縁膜に形成されたヴィアホール（第2の接続孔）を介して第1の配線層と接続する第2の配線層とを有する。なお、3層以上の多層配線層であっても良い。

【0042】金属プラグ4は素子形成領域の外側に形成されている。また、金属プラグ4とシリコン基板1および第1の層間絶縁膜との間、言い換えれば金属プラグ4と貫通孔との間には絶縁膜5が設けられている。この絶縁膜5と金属プラグ4とで接続プラグが構成されている。

【0043】また、各チップ11，12，13の多層配線層3には、それぞれ、パッド6が設けられている。また、各チップ11，12，13のパッド6とは反対側のシリコン基板2の裏面のシリコン領域、言い換えれば接続プラグ（金属プラグ4、絶縁膜5）以外の領域は絶縁膜7で被覆されている。

【0044】チップ11の金属プラグ4は、半田バンプ8を介して、チップ12の多層配線層3に設けられたパッド6に電氣的に接続している。これにより、チップ11はチップ12と電氣的に接続することになる。なお、半田バンプ8以外のバンプを用いても良い。

【0045】同様に、チップ12の金属プラグ4は、半田バンプ8を介して、チップ13の多層配線層3に設けられたパッド6に電氣的に接続し、チップ12はチップ13と電氣的に接続している。このようにしてチップ11，12，13間は電氣的に接続されることになる。

(6)

9

【0046】本実施形態によれば、チップ $1_1$ 、 $1_2$ 、 $1_3$ を積層しているので、複数のチップを平面位置する従来のマルチチップ半導体装置とは異なり、装置の平面面積が増大するという問題はない。

【0047】また、本実施形態によれば、シリコン基板2および第1の層間絶縁膜を貫通する金属プラグ4により、チップ同士を接続しているの、Face to Faceによりチップ同士を接続する従来のマルチチップ半導体装置とは異なり、チップの積層枚数が2枚に限定されるという問題はない。

【0048】さらに、チップ同士の接続に積層板を用いていないので、積層板によりチップ同士を接続する従来のマルチチップ半導体装置とは異なり、構造が複雑になったり、厚みが増大するという問題はない。

【0049】さらにまた、金属プラグ4には、放熱を促進する効果がある。

【0050】したがって、本実施形態によれば、装置の平面面積が小さく、構造が単純で、厚さが薄く、かつ放熱性に優れたマルチチップ半導体装置を実現できるようになる。

【0051】なお、実施形態では、チップ数が3の場合について説明したが、本実施形態のチップ構造であれば、4個以上のチップも同様にして接続できる。また、金属プラグ4を有するチップの全てが必ずしも金属プラグ4を介して接続する必要はない。すなわち、放熱性の改善の目的のみで金属プラグ4を形成したチップがあっても良い。

【0052】（第2の実施形態）図2は、本発明の第2の実施形態に係るマルチチップ半導体装置の断面図である。なお、図1のマルチチップ半導体装置と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。

【0053】本実施形態は、真中のチップ $1_2$ だけが接続プラグ（金属プラグ4、絶縁膜5）を有する例である。

【0054】チップ $1_1$ の多層配線層3に設けられたパッド6は、半田バンプ8を介して、チップ $1_2$ の多層配線層3に設けられたパッド6に電気的に接続している。これにより、チップ $1_1$ はチップ $1_2$ と電気的に接続することになる。また、チップ $1_2$ の金属プラグ4は、半田バンプ8を介して、チップ $1_3$ の多層配線層3に設けられたパッド6に電気的に接続し、チップ $1_2$ はチップ $1_3$ と電気的に接続している。このようにしてチップ $1_1$ 、 $1_2$ 、 $1_3$ 間は電気的に接続されることになる。

【0055】本実施形態でも第1の実施形態と同様な効果が得られる。ただし、真中のチップ $1_2$ だけしか接続プラグ（金属プラグ4、絶縁膜5）を有していないので、4個以上のチップを積層することはできない。しかし、接続プラグは1個で済むので、コスト的に有利である。

10

【0056】（第3の実施形態）図3は、本発明の第3の実施形態に係るマルチチップ半導体装置の断面図である。なお、図1のマルチチップ半導体装置と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。

【0057】本実施形態は、2つのチップ $1_1$ 、 $1_2$ がセラミック製の積層配線基板9を介して接続する例である。

【0058】チップ $1_1$ の多層配線層3に設けられたパッド6は、半田バンプ8を介して、積層配線基板9に設けられたパッド6に電気的に接続している。このパッド6に電気的に接続している積層配線基板9に設けられた他のパッド6は、チップ $1_2$ の多層配線層3に設けられたパッド6に電気的に接続している。これにより、チップ $1_1$ はチップ $1_2$ と電気的に接続することになる。

【0059】本実施形態でも第1の実施形態と同様な効果が得られる。さらに、本実施形態によれば、チップ $1_2$ の多層配線層3に設けられたパッド6に検査プローブをあてて装置の検査を行なうことができる。

【0060】これに対して、図2に示すように、金属プラグ4を有するチップ $1_2$ がチップ間にある構成だと、検査プローブをあてることができないので、このような検査は行なうことができない。

【0061】（第4の実施形態）図4、図5は、本発明の第4の実施形態に係るマルチチップ半導体装置用チップの形成方法を示す工程断面図である。

【0062】まず、図4（a）に示すように、シリコン基板10を用意する。このシリコン基板10は素子形成後のものであり、その表面は第1の層間絶縁膜11で覆われている。この第1の層間絶縁膜11の材料には、窒化シリコンのようにSiO<sub>2</sub>とエッチング選択比が取れるものが選ばれている。

【0063】次に図4（b）に示すように、SiO<sub>2</sub>からなる厚さ1μmのマスキングパターン12を第1の層間絶縁膜11上に形成した後、マスキングパターン12をマスクにして、エッチングガスがF系ガスのRIE法にて、第1の層間絶縁膜11およびシリコン基板10をエッチングすることにより、第1の層間絶縁膜11を貫通し、かつシリコン基板10を貫通しない孔13を形成する。この後、孔13の形成の際に生じたシリコン基板10の欠陥を回復するためのアニールを行なうことが好ましい。

【0064】シリコン基板10における孔の深さは100μmである。これに第1の層間絶縁膜11の厚さを加えたものが孔13の全体の深さとなる。孔13は最終的には貫通孔となる。

【0065】なお、シリコン基板10をRIE法にてエッチングして孔を形成し、次に第1の層間絶縁膜11を形成し、次に第1の層間絶縁膜11、または第1の層間絶縁膜11およびシリコン基板10をRIE法にてエッチングして、孔13を形成することも可能である。

(7)

11

【0066】この場合、最初のエッチングの際に用いるマスクパターンとしては、 $\text{SiO}_2$ やAlや $\text{Al}_2\text{O}_3$ などの材料からなるものが使用できる。

【0067】また、孔13（貫通孔）を形成する加工技術はRIEに限定されるものではなく、光エッチング、ウェットエッチング、超音波加工、放電加工を用いることもできる。さらに、上記加工技術を適宜組み合わせても良い。なお、RIEまたは光エッチングと、ウェットエッチングとを組み合わせた方法については後で説明する。

【0068】次に図4（c）に示すように、全面に厚さ100nmの $\text{SiO}_2$ 膜、厚さ100nmの $\text{Si}_3\text{N}_4$ 膜をLPCVD法を用いて順次堆積して、 $\text{SiO}_2/\text{Si}_3\text{N}_4$ の積層絶縁膜14（第1の絶縁膜）を形成する。なお、積層絶縁膜14の代わりに、単層の絶縁膜を用いても良い。

【0069】次に図4（d）に示すように、金属プラグとなる金属膜15を孔13から溢れる厚さに全面に形成して、孔13を金属膜15で埋め込む。

【0070】ここで、金属膜15としては、例えばW膜、Mo膜、Ni膜、Ti膜、これらの金属シリサイド膜があげられる。また、金属膜15の形成方法としては、例えばCVD法、スパッタ法またはメッキ法があげられる。

【0071】次に図5（e）に示すように、CMP法やエッチバック法等の方法を用いて、第1の層間絶縁膜11の表面が露出するまで、金属膜15、積層絶縁膜14を後退させる。

【0072】この結果、孔13に金属膜（金属プラグ）15が埋め込まれた構造が形成される。このような構造は他の形成方法でも形成できる。その形成方法は後で説明する（図14、図15）。

【0073】次に図5（f）に示すように、シリコン基板10上に第1の層間絶縁膜11とともに多層配線層を構成する多層配線構造16を形成する。多層配線構造16は金属配線（配線層）、層間絶縁膜、プラグなどから構成される。この後、多層配線構造16の表面に溝を形成した後、この溝にパッド17を形成する。

【0074】図6、図7に、それぞれ、孔13の領域の多層配線層、素子領域の多層配線層の具体的な構造の一例を示す。

【0075】素子領域にはMOSトランジスタが形成されている。また、図において、11aは第2の層間絶縁膜、11bは第3の層間絶縁膜、11cは第4の層間絶縁膜、11nはn番目の層間絶縁膜、19aおよび20aは第1の金属配線、19bおよび20bは第2の金属配線、20cは第3の金属配線を示している。

【0076】次に図5（g）に示すように、孔13の底部の絶縁膜14が露出するまで、孔13が形成された表面と反対側のシリコン基板裏面から、シリコン基板10

12

を後退させる。

【0077】ここで、シリコン基板10の後退（薄化）は、例えば、CMP、化学研磨、機械研磨、ウェットエッチング、プラズマエッチングまたはガスエッチングの加工技術を用いた方法、またはこれら加工技術を組み合わせた方法により行なう。これらの中ではCMPが最も代表的な方法であり、また好ましい。

【0078】この図5（g）の工程は、シリコン基板10と絶縁膜14の間で選択比が取れる条件で行なうことが好ましい。このような条件で行なえば、絶縁膜14のところで自動的に同工程を終了することが可能となる。

【0079】次に図5（h）に示すように、孔13の底部の絶縁膜14より上の、孔13の側壁の絶縁膜14が露出するまで、孔13の底部側のシリコン基板10の裏面を選択的にエッチングする。このエッチングには、例えば、CDE、RIE等のドライエッチングまたはウェットエッチングを用いる。なお、エッチングの代りにCMPを用いても良い。

【0080】この後、上記エッチングまたはCMPにより生じたダメージ層を例えばウェットエッチングにより除去する。なお、この除去工程は、ダメージ層が生じない場合には不要である。ダメージ層を除去する理由は、ダメージ層は次の $\text{SiO}_2$ 膜18の形成工程に影響を与えるからである。

【0081】次に同図（h）に示すように、プラズマCVD法を用いて、孔13の底部側のシリコン基板10の裏面全面に $\text{SiO}_2$ 膜18（第2の絶縁膜）を形成する。なお、低温プロセスが要求される場合には、 $\text{SiO}_2$ 膜18の代わりに、SOG膜等の塗布膜を用いると良い。また、シリコン基板10が受ける応力を小さくしたい場合には、 $\text{SiO}_2$ 膜18の代わりに、ポリイミド膜等の有機膜を用いると良い。

【0082】次に図5（i）に示すように、金属プラグ15を露出するまで、CMP法を用いて $\text{SiO}_2$ 膜18、積層絶縁膜14を研磨する。

【0083】この結果、貫通孔（孔13）内に絶縁膜14と金属プラグ15からなる接続プラグが埋め込まれ、かつシリコン基板10の裏面のシリコン領域が $\text{SiO}_2$ 膜18で被覆された構造が完成する。

【0084】以上述べたように、本実施形態では、シリコン基板10の表面に該シリコン基板10を貫通しない孔13を形成した後、裏面からシリコン基板10等を研磨することにより、貫通孔（孔13）内が接続プラグ（絶縁膜14、金属プラグ15）で埋め込まれた構造を形成している。

【0085】したがって、本実施形態によれば、もとのシリコン基板1が厚くても（通常は厚い）、深い貫通孔を形成する必要がないので、貫通孔（孔13）が接続プラグ（絶縁膜14、金属プラグ15）で埋め込まれた構造を容易に形成できるようになる。

(8)

13

【0086】また、本実施形態の方法は、厚いシリコン基板の裏面からエッチングして深い貫通孔を形成する方法の場合とは異なり、表／裏のパターンの位置合わせが必要なフォトリソグラフィが不要となるので、接続プラグの形成プロセスは簡単で工程数も少なく済む。

【0087】なお、裏面のシリコン領域を $\text{SiO}_2$ 膜18で覆う必要がない場合には、図5(g)の工程で、金属プラグ15が露出するまで、シリコン基板10および積層絶縁膜14を研磨することで、貫通孔(孔13)が接続プラグ(絶縁膜14、金属プラグ15)で埋め込まれた構造が完成する。

【0088】また、シリコン基板10の研磨(後退)は、シリコン基板10をウェハから切り出した後に行なうことが好ましい。何故なら、ウェハは一般に大きく、機械的強度が弱いので、均一に研磨(後退)を行なうのが困難であるからである。

【0089】また、金属配線の形成前に孔13を形成し、その内部に金属膜を埋め込んで金属プラグ15を形成しているので、金属配線は金属プラグ15を形成する際の熱工程の影響を受けずに済む。さらに、金属配線は孔13をRIEにより形成した後に行なう欠陥回復のためのアニールの影響も受けずに済む。

【0090】これにより、例えば金属配線としてAl配線(A1の融点は $660^\circ\text{C}$ )を用いた場合に、金属プラグ15を抵抗の低いAu等の導電ペースト(焼結温度は $600^\circ\text{C}$ 程度)で形成することが可能となる。

【0091】また、素子形成後に金属プラグ15を形成しているので、金属プラグ15の構成金属の拡散による素子特性の劣化を防止できる。

【0092】逆に、金属プラグ15を形成した後に素子を形成すると、素子を形成するために必要な高温の熱工程で、金属プラグ15の構成金属が素子領域にまで拡散し、素子特性が劣化するという問題が生じる。

【0093】図8に、種々の構造の接続プラグの断面図を示す。これは図5(f)の工程に相当する断面図である。なお、図において、19は金属配線を示している。

【0094】図8(a)は、本実施形態の接続プラグを示している。

【0095】図8(b)は、低ストレス膜18を有する接続プラグを示している。

【0096】すなわち、この接続プラグでは、貫通孔内に未充填部分ができるように金属プラグ15が形成され、そして未充填部分に半導体基板10aとの熱膨張係数の差が金属プラグ15よりも小さい低ストレス膜18が形成され、貫通孔が充填されている。

【0097】低ストレス膜18は、絶縁膜、半導体膜、金属膜のいずれでも良い。具体的には、導電ペースト膜、FOX膜、SOG膜、HDP(High Density Plasma) - CVD法で形成した $\text{SiO}_2$ 膜などがあげられる。

14

【0098】このような接続プラグを用いることにより、接続プラグの形成部分に大きなストレスがかかり、シリコン基板10中に欠陥が発生することによる素子特性の劣化を防止することができる。

【0099】図8(c)は、キャップ金属膜45を有する接続プラグを示している。

【0100】すなわち、金属プラグ15は、貫通孔の途中の深さまでしか形成されておらず、この金属プラグ15の上面には、貫通孔を充填するキャップ金属膜45が形成されている。また、図8(d)は、キャップ金属膜45の代わりに、キャップ絶縁膜46を用いた接続プラグを示している。

【0101】このようなキャップ金属膜45、キャップ絶縁膜46により、金属プラグ15の表面を平坦にでき、これにより金属プラグ15上に微細な金属配線19を容易に形成することができるようになる。

【0102】また、低温で形成できるキャップ絶縁膜46を用いることにより、後工程で金属プラグ15の表面が酸化されるなどの不都合を防止することができる。

【0103】図9は、孔13の他の形成方法を示す工程断面図である。これは、RIEまたは光エッチングと、ウェットエッチングとを組み合わせた形成方法である。

【0104】まず、図9(a)に示すように、主面が{100}のシリコン基板10上に第1の層間絶縁膜11を形成する。次に同図(a)に示すように、第1の層間絶縁膜11上にマスクパターン12を形成した後、このマスクパターン12をマスクにして第1の層間絶縁膜11およびシリコン基板10をエッチングして、断面形状が長方形の孔13<sub>1</sub>を形成する。

【0105】ここで、エッチングとしては、RIE、または光エッチング(光化学エッチング、光溶発(光アブレーション)エッチング)を用いる。特に光エッチングは、高速エッチング、低ダメージという利点を有するので、深い孔13<sub>1</sub>を形成するのに適している。光化学エッチングの場合には、例えば、エッチングガスとして $\text{Cl}_2$ ガス、励起光として紫外線を用いる。

【0106】次に図9(b)に示すように、マスクパターン12をマスクにしてシリコン基板10をウェットエッチングして、{111}面を露出させる。この結果、断面形状が三角形の孔13<sub>2</sub>が形成される。エッチング液としては、例えば、温度が $60\sim 90^\circ\text{C}$ の $\text{KOH}$ 溶液を用いる。

【0107】次に同図(b)に示すように、孔13<sub>2</sub>内に、例えば、Ni、Ti、Zr、Hf、V等の金属21を配置する。具体的には、金属21を孔13<sub>2</sub>の底の部分に配置する。

【0108】次に図9(c)に示すように、熱処理により、金属21とシリコン基板10とを反応させて、孔13<sub>2</sub>の下部のシリコン基板10に金属シリサイド膜22を形成する。

(9)

15

【0109】次に図9(d)に示すように、金属シリサイド膜22を選択的にエッチング除去して、より深い孔13<sub>3</sub>を形成する。最後に、絶縁膜形成および金属埋め込みを行なった後、基板裏面を研磨することにより、深い貫通孔が得られる。

【0110】このように孔を段階的に深くすることにより、深い孔を容易に形成できるようになり、これにより貫通孔を容易に形成できるようになる。

【0111】図10に、金属プラグの他の形成方法を示す。

【0112】図10(a)は、全面に導電ペースト23を塗布した後、熱処理により導電ペースト23を流動化させて、孔内に導電ペースト23を埋め込むという方法を示している。孔外の余剰な導電ペースト23は、例えばCMP法を用いて除去する。

【0113】図10(b)は、全面に金属微粒子24を堆積して、孔内を微粒子24で埋め込んだ後、孔外の余剰な金属微粒子24をCMP法等を用いて除去するという方法を示している。

【0114】なお、金属微粒子29の代わりに、金属粒が分散された溶剤(懸濁液)を用いても良い。

【0115】図10(c)は、全面にシリコン膜25を堆積し、次にシリコン膜25上にTi膜等の高融点金属膜(不図示)を堆積した後、熱処理により高融点金属膜とシリコン膜25とを反応させて、金属シリサイド膜26を形成するという方法を示している。孔外の余剰な金属シリサイド膜26は、例えばCMP法等を用いて除去する。

【0116】シリコン膜は絶縁膜上にコンフォーマルに堆積する。また、シリコン膜と金属膜の密着性は高い。したがって、図10(c)の方法の場合、孔が深くても、孔内の積層絶縁膜14の全面はシリコン膜25で覆われるので、孔内の積層絶縁膜14の全面を覆う金属シリサイド膜31が形成される。なお、孔内に空洞部が残った場合には、例えば、低ストレス膜で埋めると良い。

【0117】図11に、金属プラグのさらに別の形成方法を示す。

【0118】まず、図11(a)に示すように、孔13の側壁および底部の全面を被覆し、空洞部を有するシリコン膜27を形成する。この後、同図(a)に示すように、孔13内に直径10μm程度のNi粒28(金属ボール)を配置する。

【0119】次に図11(b)に示すように、熱処理によりシリコン膜27とNi粒28とを反応させ、孔13内にニッケルシリサイド膜29を形成する。孔13内には十分な量のシリコン膜27およびNi粒28がないので、ニッケルシリサイド膜29の上部には空洞部が残る。

【0120】最後に、図11(c)に示すように、全面にキャップ膜30となる絶縁膜または金属膜を堆積した

16

後、この絶縁膜または金属膜を研磨して、ニッケルシリサイド膜30の上部の空洞部をキャップ膜35で埋める。

【0121】なお、金属プラグを形成する方法はこれまでに述べた方法(CVD法、スパッタ法、メッキ法、導電ペーストを用いた方法、金属微粒子を用いた方法、金属ボールを用いた方法、懸濁液を用いた方法)に限定されるものではなく、これらの方法を適宜組み合わせた方法など種々の方法が可能である。

10 【0122】図12に、接続プラグの他の形成方法を示す。この方法がこれまでの方法と異なる点は、シリコン基板11の裏面を研磨して貫通孔を形成した後、金属プラグ15を形成することにある。

【0123】まず、図12(a)に示すように、表面に素子が形成されたシリコン基板10上にAlからなるマスクパターン12aを形成した後、このマスクパターン12aをマスクにして、第1の層間絶縁膜11およびシリコン基板10をエッチングし、孔13を形成する。この後、マスクパターン12aを除去する。

20 【0124】次に図12(b)に示すように、全面にSOG膜31を形成した後、孔13が完全に埋め込まれるように全面にFOX膜32を形成する。

【0125】次に図12(c)に示すように、孔13外のSOG膜31およびFOX膜32を例えばCMP法またはエッチバック法を用いて除去する。

【0126】この後、図5(e)～図5(i)に示した工程を行なう。

30 【0127】次に図12(d)に示すように、孔13内のFOX膜32を例えばCDE法を用いて除去した後、図4(d)、図5(e)の工程と同様に、孔13内に金属膜からなる金属プラグ15を埋込み形成する。

【0128】なお、図13に示すような接続構造の場合には、金属プラグ15の形成後にパッド33、Auボールなどの金属ボール34を形成する。

【0129】図14および図15に、接続プラグのさらに別の形成方法を示す。この方法がこれまでの方法と異なる点は、シリコン基板10とは別のところであらかじめ形成された金属プラグ15を孔13内に埋め込むことにある。

40 【0130】最初に、金属プラグ15の形成方法について説明する。

【0131】まず、図14(a)に示すように、SiO<sub>2</sub>からなる基板35の表面に溝36を形成する。

【0132】次に同図(a)に示すように、溝36内に金属ボール37を埋め込む。

【0133】最後に、図14(b)に示すように、熱処理により金属ボール37を溶融することにより、溝36内に金属膜からなる金属プラグ15を形成する。

50 【0134】次にこのようにあらかじめ形成された金属プラグ15を利用して、接続プラグを形成する方法につ



(10)

17

いて説明する。

【0135】まず、図14(c)に示すように、粘着フィルム38に金属プラグ15を接着させる。

【0136】次に図15(d)に示すように、粘着フィルム38に接着された金属プラグ15を溝36から取り出す。

【0137】次に図15(e)に示すように、図4(c)の工程の段階のシリコン基板10の孔13内に、粘着フィルム38に接着された金属プラグ15を埋め込む。この後、粘着フィルム38を除去する。

【0138】次に図15(f)に示すように、熱処理により金属プラグ15を溶融させることにより、金属プラグ15を孔13内に固定する。

【0139】このような基板15にあらかじめ形成された金属プラグ15を利用する方法の場合、スパッタ法やCVD法などの成膜法を用いて、シリコン基板10上に金属プラグ4となる金属膜を形成する方法の場合に比べて、スループットが高くなり、またプロセス温度も低くて済む。

【0140】なお、ここでは基板35の材料としてSiO<sub>2</sub>を選んだが、金属ボール37と反応しない材料であれば他の材料を用いても良い。

【0141】なお、金属ボール37の代わりに、AuまたはPd等の低抵抗の導電ペーストを用いても良い。この場合、スクリーン印刷法を用いて溝36内に導電性ペーストを埋め込んだ後、導電ペーストを焼結して金属プラグ15を形成する。

【0142】ここで、AuまたはPd等の導電ペーストは焼結温度の高いものであるが、導電ペーストの焼結は、シリコン基板10とは別のところである基板35で行なうので問題はない。また、導電ペーストは通常のものと異なり、樹脂やガラスなどを含んでいる必要はない。

【0143】また、粘着フィルム38を用いて金属プラグ15を溝36から取り出したが、ピンセット等の他の手段により取り出しても良い。

【0144】また、孔13内にあらかじめ接着層を形成することにより、金属プラグ15を孔13内に固定しても良い。具体的には、例えばSOGまたはFOXなどを孔13内に塗布して接着層を形成した後、孔13内に金属プラグ15を埋め込む。その後、接着層を硬化させる。

【0145】(第5の実施形態)図16は、本発明の第5の実施形態に係るマルチチップ半導体装置用チップの形成方法を示す断面図である。なお、図4、図5のマルチチップ半導体装置用チップと対応する部分には図4、図5と同一符号を付してあり、詳細な説明は省略する。

【0146】本実施形態では、第4の実施形態の図5(i)の工程の後、図16(a)に示すように、シリコン基板10の裏面から、金属プラグ15をエッチングし

18

て、貫通孔に未充填部分を形成する。

【0147】次に図16(b)に示すように、金属プラグ15(貫通孔の未充填部分の凹部)と半田バンプ8とを位置合せした後、金属プラグ15と半田バンプ8とを接続する。

【0148】ここで、金属プラグ15と半田バンプ8との位置合せは、画像処理により行なうことが好ましい。何故なら、画面上で、未充填部分の凹部とそうでないところで濃淡の差が明確になるので、正確な位置合せを容易に行なえるからである。

【0149】また、バンプ8の側面が貫通孔の側面と接触することにより、未充填部分の凹部がない場合に比べて、バンプ8はより強固に固定されることになる。

【0150】なお、逆に金属プラグ15が貫通孔から突出する凸構造にしても良い。この場合、バンプ8はシリコン基板10とは接しないので、バンプ8によるシリコン基板10の汚染を効果的に防止することができる。

【0151】(第6の実施形態)図17は、本発明の第6の実施形態に係るマルチチップ半導体装置の断面図である。なお、図1のマルチチップ半導体装置と対応する部分には図1と同一符号を付してある。また、チップ11、12において、多層配線層3や絶縁膜5、7やパッド6などは省略してある。

【0152】本実施形態の特徴は、チップ11上に放熱フィン39を設けたことにある。この放熱フィン39は接着剤40によりチップ11に固定されている。なお、絶縁膜上にメタライズすることにより固定するなど他の固定方法を用いても良い。

【0153】本実施形態によれば、金属プラグ4および放熱ファン39によって装置の放熱性を十分に高くすることができるようになる。

【0154】(第7の実施形態)図18は、本発明の第7の実施形態に係るマルチチップ半導体装置の断面図である。なお、図1のマルチチップ半導体装置と対応する部分には図1と同一符号を付してある。図中、7aは絶縁膜、42は溶剤を示している。

【0155】本実施形態の特徴は、チップ11とチップ12との間に放熱用のダミーバンプ8dを設けたことにある。

【0156】チップ11とチップ12とはダミーバンプ8dを介して機械的には接続するが電気的には接続しない。ダミーバンプ8dは、例えば図示しない金属膜を介してチップ11およびチップ12と接続させる。

【0157】ダミーバンプ8dの材料としては、例えばAu等の金属があげられる。金属でなくても、熱伝導の良い材料であれば、半導体や絶縁体を用いても良い。また、充填剤でも良い。また、ダミーバンプ8dと配線用バンプ8とを同じ材料で形成すれば、これらのバンプを同時に形成でき、工程数の増加を防止することができる。

(11)

19

【0158】なお、ダミーバンプ8dだけでも放熱性は改善されるが、放熱性を効果的に高めるためには、ダミーバンプ8dを放熱フィンに繋げる構成にすることが好ましい。

【0159】（第8の実施形態）図19は、本発明の第8の実施形態に係るマルチチップ半導体装置の製造方法を示す図である。

【0160】図16に示した方法では、金属プラグ15に半田バンプ8を形成したが、本実施形態では、逆に、接続先の部材47（例えば金属プラグを有するチップ、金属プラグを有しないチップまたは積層配線基板）に半田バンプ8を形成し、この半田バンプ8と、シリコン基板2の裏面から突出した金属プラグ4を接続する。

【0161】この場合も、バンプ8はシリコン基板10とは接しないので、バンプ8によるシリコン基板10の汚染を効果的に防止することができる。

【0162】（第9の実施形態）図20は、本発明の第9の実施形態に係るマルチチップ半導体装置を示す模式図である。

【0163】なお、図1のマルチチップ半導体装置と対応する部分には図1と同一符号を付してある。また、チップ1<sub>1</sub>、1<sub>2</sub>、1<sub>3</sub>において、多層配線層3や絶縁膜5、7やパッド6などは省略してある。また、チップ1<sub>3</sub>は金属プラグ4が有っても無くても良い。

【0164】本実施形態は、実装部材としてTABテープを用いた例である。図中、43はプラスチックテープ、44はリード端子を示している。なお、図21に、TABテープを用いた従来のマルチチップ半導体装置の模式図を示す。図から、本実施形態に比べて平面面積が大きいことが分かる。

【0165】本実施形態によれば、チップ同士を積層でき、平面面積を小さくできるという効果の他に、金属プラグ4を用いて全てのチップ、一部のチップまたは各チップの検査を行なうことができる。

【0166】装置全体の検査であれば、図20に示した状態で、チップ1<sub>1</sub>の多層配線層に設けられたパッド（不図示）に検査プローブをあてて行なう。また、チップ1<sub>1</sub>、1<sub>2</sub>の検査であれば、チップ1<sub>1</sub>、1<sub>2</sub>を接続した後、チップ1<sub>2</sub>の多層配線層に設けられたパッド（不図示）に検査プローブをあてて行なう。

【0167】（第10の実施形態）図22～図24は、本発明の第10の実施形態に係るマルチチップ半導体装置の製造方法を示す図である。

【0168】まず、周知の方法に従って、図22（a）に示すように、シリコン基板50にNAND型EEPROMのメモリセルおよび図示しない周辺素子を形成した後、第1の層間絶縁膜56を形成する。

【0169】なお、図中、51はトンネル酸化膜、52Fは浮遊ゲート電極、53はゲート電極間絶縁膜、52Cは制御ゲート電極、54はソース拡散層、55はドレ

20

イン拡散層を示している。また、実際には複数のメモリセルを形成するが、図には簡単のために1個のメモリセルしか示していない。

【0170】次に同図（a）に示すように、第1の層間絶縁膜56にコンタクトホールを形成した後、Ti・TiN積層膜57、Wビット線プラグ58を形成する。

【0171】具体的には、まず、コンタクトホールを形成し、次にTi膜、TiN膜を順次全面に形成した後、ブランケットCVD法を用いてW膜を全面に形成する。最後に、CMP法を用いてコンタクトホール外のW膜、Ti膜およびTiN膜を除去する。

【0172】次に図22（b）に示すように、第1の層間絶縁膜56上に例えばAlからなるマスクパターン59を形成し、このマスクパターン59をマスクにして、接続プラグが形成される領域の第1の層間絶縁膜56およびシリコン基板50をエッチングすることにより、深さが150～200μmで、100μm×100μm角の孔60を形成する。この後、マスクパターン59を除去する。

【0173】次に図22（c）に示すように、孔60内を覆うSiO<sub>2</sub>膜61を形成し、その上に密着膜としての厚さ500nmの多結晶シリコン膜62を形成した後、孔60内に金属プラグとしてのNi膜63を埋め込む。

【0174】具体的には、厚さ500nmのSiO<sub>2</sub>膜61、厚さ500nmの多結晶シリコン膜62、Ni膜63を全面に順次形成した後、CMP法を用いて孔60外の余剰なSiO<sub>2</sub>膜61、多結晶シリコン膜62、Ni膜63を除去する。

【0175】また、Ni膜63は、例えばスクリーン印刷法を用いて孔60内にNiペーストを埋め込んだ後、600℃の熱処理によりNiペーストを焼結することにより形成する。

【0176】次に図23（d）に示すように、周知の方法に従って、ビット線64、第1の配線層65を形成する。

【0177】具体的には、例えばビット線64、第1の配線層65となる厚さ10nmのTi膜、厚さ10nmのTiN膜、厚さ400nmのAlCu膜、厚さ40nmのTiN膜の積層膜を形成した後、この積層膜をフォトリソグラフィとエッチングを用いて加工することにより形成する。

【0178】次に同図（d）に示すように、第2の層間絶縁膜66を形成し、この第2の層間絶縁膜66にヴィアホールを形成した後、プラグ67を介して第1の配線層65と接続する第2の配線層68を形成する。

【0179】第2の配線層68の形成方法は第1の配線層65のそれと同じである。また、プラグ67としては、例えばW膜を用いる。なお、メモリセルの領域の第2の配線層は省略してある。

(12)

21

【0180】次に同図(d)に示すように、第2の配線層68を覆うパッシベーション膜としての厚さ450nmの感光性のポリミド膜69をプラズマCVD法を用いて形成した後、フォトリソグラフィとエッチングを用いて第2の配線層68上に開孔(パッド孔)を形成する。この後、パッド(不図示)にプローブをあてて、ウェハに形成された各チップについてその良品、不良品の判別を行なうことが望ましい。

【0181】次に図23(e)に示すように、シリコン基板50の裏面を機械的に研磨してNi膜63を露出さ

【0182】この研磨工程は、シリコン基板50をウェハから切り出した後に行なうことが好ましい。その理由は先に述べたように、ウェハの状態では均一な研磨が困難であるからである。この後、研磨で生じたダメージをウェットエッチングにより除去する。なお、ウェハの表面に浅いスクライブラインを予め入れておき、裏面の研磨によってウェハが薄くなったときに、チップ分割が自動的に行なわれるようにすることが好ましい。

【0183】次に図23(f)に示すように、第2の配線層68上にAuボールバンプ70を形成した後、転写法を用いてAuボールバンプ70上に半田71を形成する。このとき、プローブ測定により良品のチップが予め分かっている場合には、その良品のチップのみにAuボールバンプ70を形成することで、歩留まりや生産効率の向上を図ることができる。

【0184】最後に、図24に示すように、半田71(Auボールバンプ70)とNi膜(金属プラグ)63との位置合わせを行なった後、半田71とNi膜(金属プラグ)63とを接続し、シリコン基板50同士を接続することにより、EEPROMのマルチチップ半導体装置が完成する。その後、電気特性評価を行ない、積層したチップに不良がある場合には、ハンダ71をメルト温度まで加熱することで、チップ同士の接続を切断し、不良チップを良品チップと交換する。

【0185】なお、本実施形態では、NAND型EEPROMのマルチチップ半導体装置について説明したが、本実施形態と同様な方法により、NOR型EEPROMのマルチチップ半導体装置、DRAMのマルチチップ半導体装置も製造することができる。さらには、EEPROM、DRAMもしくはその他の半導体メモリまたはこれらの組み合わせと、CPUとから構成されたパーソナルコンピュータ等の情報処理装置のマルチチップ半導体装置も製造することができる。

【0186】

【発明の効果】以上詳述したように本発明(請求項1, 2)によれば、少なくとも1つのチップがその半導体基板および層間絶縁膜を貫通する貫通孔内に金属からなる接続プラグが形成された構造を有し、かつこの接続プラグを有するチップが該接続プラグを介して他のチップと

22

電氣的に接続されているので、装置の平面面積が小さく、構造が単純で、かつ厚さが薄いマルチチップ半導体装置を実現できるようになる。

【0187】また、本発明(請求項3~7)では、マルチチップ半導体装置用チップとして、素子が形成された半導体基板と、この半導体基板およびその上に形成された層間絶縁膜を貫通する貫通孔内に形成され、他のチップと電氣的に接続するための金属からなる接続プラグとからなる構成のものを用いている。

【0188】したがって、このような構成のマルチチップ半導体装置用チップを用いることにより、本発明(請求項1, 2)に係るマルチチップ半導体装置を実現できるようになる。

【0189】また、本発明(請求項8~請求項12)では、層間絶縁膜は貫通するが半導体基板は貫通しない孔を形成した後、裏面から半導体基板を後退させて貫通孔を形成しているので、もとの半導体基板が厚くても貫通孔を容易に形成できる。

【0190】したがって、半導体基板が厚くても、本発明(請求項3~7)に係るマルチチップ半導体装置用チップを容易に形成できるようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るマルチチップ半導体装置の断面図

【図2】本発明の第2の実施形態に係るマルチチップ半導体装置の断面図

【図3】本発明の第3の実施形態に係るマルチチップ半導体装置の断面図

【図4】本発明の第4の実施形態に係るマルチチップ半導体装置用チップの形成方法を示す前半の工程断面図

【図5】本発明の第4の実施形態に係るマルチチップ半導体装置用チップの形成方法を示す後半の工程断面図

【図6】孔領域の多層配線層の具体的な構造例を示す断面図

【図7】素子領域の多層配線層の具体的な構造例を示す断面図

【図8】貫通プラグを示す断面図

【図9】孔の他の形成方法を示す工程断面図

【図10】金属プラグの他の形成方法を示す断面図

【図11】金属プラグのさらに別の形成方法を示す断面図

【図12】接続プラグの他の形成方法を示す工程断面図

【図13】マルチチップの他の接続構造を示す断面図

【図14】接続プラグのさらに別の方法を示す前半の工程断面図

【図15】接続プラグのさらに別の方法を示す後半の工程断面図

【図16】本発明の第5の実施形態に係るマルチチップ半導体装置用チップの形成方法を示す断面図

【図17】本発明の第6の実施形態に係るマルチチップ

(13)

23

半導体装置の断面図

【図18】本発明の第7の実施形態に係るマルチチップ半導体装置の断面図

【図19】本発明の第8の実施形態に係るマルチチップ半導体装置の製造方法を示す図

【図20】本発明の第9の実施形態に係るマルチチップ半導体装置を示す模式図

【図21】TABテープを用いた従来のマルチチップ半導体装置を示す模式図

【図22】本発明の第10の実施形態に係るマルチチップ半導体装置の製造方法を示す前半の工程断面図

【図23】本発明の第10の実施形態に係るマルチチップ半導体装置の製造方法を示す後半の工程断面図

【図24】本発明の第10の実施形態に係るマルチチップ半導体装置の製造方法を示す断面図

【図25】従来のマルチチップ半導体装置の断面図

【図26】従来の他のマルチチップ半導体装置の断面図

【図27】従来のさらに別のマルチチップ半導体装置の断面図

【符号の説明】

1<sub>1</sub>, 1<sub>2</sub>, 1<sub>3</sub> …チップ  
 2 …シリコン基板  
 3 …多層配線層  
 4 …金属膜 (金属プラグ)  
 5 …絶縁膜  
 6 …パッド  
 7 …絶縁膜  
 7a …絶縁膜  
 8 …半田バンプ (接続部材)  
 8d …ダミーバンプ  
 9 …積層配線基板 (実装部材)  
 10 …シリコン基板  
 11 …第1の層間絶縁膜  
 11a …第2の層間絶縁膜  
 11b …第3の層間絶縁膜  
 11c …第4の層間絶縁膜  
 11n …第nの層間絶縁膜  
 12 …マスクパターン  
 12a …マスクパターン  
 13, 13<sub>1</sub> ~ 13<sub>3</sub> …孔 (貫通孔)  
 14 …積層絶縁膜 (第1の絶縁膜)  
 15 …金属膜 (金属プラグ)  
 16 …多層配線構造  
 17 …パッド  
 18 …SiO<sub>2</sub> 膜 (第2の絶縁膜)  
 19 …金属配線  
 19a …第1の金属配線  
 19b …第2の金属配線  
 20a …第1の金属配線  
 20b …第2の金属配線

24

20c …第3の金属配線

21 …金属

22 …金属シリサイド膜

23 …導電ペースト

24 …金属粒子

25 …シリコン膜

26 …金属シリサイド膜

27 …シリコン膜

28 …Ni 粒

10 29 …ニッケルシリサイド膜

30 …キャップ膜

31 …SOG膜

32 …FOX膜

33 …パッド

34 …金属ボール

35 …基板

36 …溝

37 …金属ボール

38 …接着フィルム

20 39 …放熱フィン

40 …接着剤

41 …絶縁膜

42 …溶剤

43 …プラスチックテープ

44 …リード端子

45 …キャップ金属膜

46 …キャップ絶縁膜

47 …接続先の部材

50 …シリコン基板

30 51 …トンネル酸化膜

52F …浮遊ゲート電極

53C …制御ゲート電極

53 …ゲート電極間絶縁膜

54 …ソース拡散層

55 …ドレイン拡散層

56 …第1の層間絶縁膜

57 …Ti・TiN積層膜

58 …Wビット線プラグ

59 …マスクパターン

40 60 …孔

61 …SiO<sub>2</sub> 膜

62 …多結晶シリコン膜

63 …Ni 膜

64 …ビット線

65 …第1の配線層

66 …第2の層間絶縁膜

67 …プラグ


68 …第2の配線層

69 …ポリイミド膜


50 70 …Au ボールバンプ

(14)


【図1】







【図2】








【図3】




【図4】



【図5】




【図6】




(15)


【図7】




【図8】




【図9】





【図10】





【図25】




【图 26】




【図 16】



【図 20】




【図 2 1】




(17)


【図 14】




【図 15】




【图 17】



【图 27】




【図 18】






(18)


【図19】



【図22】



【図24】



(19)

【図23】

